256 ຕົວແບ່ງຄວາມຖີ່, ຄວາມຖີ່ຂອງການປ້ອນຂໍ້ມູນ 0.3~30GHz

A 256 ຄວາມຖີ່ divider ເປັນໂມດູນວົງຈອນດິຈິຕອນທີ່ຫຼຸດຜ່ອນຄວາມຖີ່ຂອງສັນຍານ input ເປັນ 1/256 ຂອງຄວາມຖີ່ຕົ້ນສະບັບຂອງຕົນ. ຄຸນ​ລັກ​ສະ​ນະ​ແລະ​ການ​ນໍາ​ໃຊ້​ຂອງ​ມັນ​ແມ່ນ​ດັ່ງ​ຕໍ່​ໄປ​ນີ້​:

ລັກສະນະ:
1. ຕົວຄູນການແບ່ງຄວາມຖີ່ຂະຫນາດໃຫຍ່
ອັດຕາສ່ວນການແບ່ງຄວາມຖີ່ແມ່ນ 256:1, ເໝາະສຳລັບສະຖານະການທີ່ຕ້ອງການຫຼຸດຄວາມຖີ່ຢ່າງຫຼວງຫຼາຍ, ເຊັ່ນ: ການສ້າງສັນຍານຄວບຄຸມຄວາມຖີ່ຕໍ່າຈາກໂມງຄວາມຖີ່ສູງ.
2. ໂຄງສ້າງກະຕຸກຫຼາຍລະດັບ
ປົກກະຕິແລ້ວປະກອບດ້ວຍຕົວນັບສອງລະດັບ 8 (ເຊັ່ນ 8-bit counters), ເປັນ 2^8=256, flip flops ຫຼາຍຈໍາເປັນຕ້ອງໄດ້ cascaded, ເຊິ່ງອາດຈະແນະນໍາ cascading ຊັກຊ້າ.
3. ວົງ​ຈອນ​ການ​ອອກ​ຫນ້າ​ທີ່​
ວົງຈອນຫນ້າທີ່ຂອງຜົນຜະລິດບິດທີ່ສູງທີ່ສຸດຂອງ counter binary ງ່າຍດາຍແມ່ນ 50%, ແຕ່ຂັ້ນຕອນກາງອາດຈະບໍ່ສົມມາດ. ຖ້າຮອບວຽນເຕັມ 50% ຮອບວຽນແມ່ນຕ້ອງການ, ການປຸງແຕ່ງຕາມເຫດຜົນເພີ່ມເຕີມ (ເຊັ່ນ: ຄໍາຄຶດຄໍາເຫັນຫຼືການປະສົມປະສານລະບົບຕ່ອງໂສ້ຄວາມຖີ່) ແມ່ນຈໍາເປັນ.
4. ຄວາມຫມັ້ນຄົງສູງ
ອີງຕາມການອອກແບບວົງຈອນດິຈິຕອນ, ມັນມີຄວາມຖືກຕ້ອງຂອງຄວາມຖີ່ຂອງຜົນຜະລິດສູງ, ໄດ້ຮັບຜົນກະທົບຫນ້ອຍໂດຍປັດໃຈສິ່ງແວດລ້ອມເຊັ່ນ: ອຸນຫະພູມແລະແຮງດັນ, ແລະອີງໃສ່ຄວາມຫມັ້ນຄົງຂອງສັນຍານຂາເຂົ້າ.
5. ການບໍລິໂພກພະລັງງານຕ່ໍາແລະການເຊື່ອມໂຍງ
ເຕັກໂນໂລຍີ CMOS ທີ່ທັນສະໄຫມມີການໃຊ້ພະລັງງານຕ່ໍາ, ງ່າຍຕໍ່ການເຊື່ອມໂຍງເຂົ້າໄປໃນ FPGA, ASIC ຫຼື microcontroller, ແລະຄອບຄອງຊັບພະຍາກອນຫນ້ອຍ.

ຄໍາຮ້ອງສະຫມັກ:
1. ລະບົບການສື່ສານ
ການສັງເຄາະຄວາມຖີ່: ໃນວົງໄລຍະລັອກ (PLL), ຄວາມຖີ່ຂອງເປົ້າຫມາຍແມ່ນຖືກສ້າງຂຶ້ນໂດຍສົມທົບກັບ oscillator ຄວບຄຸມແຮງດັນ (VCO); ການແບ່ງຄວາມຖີ່ຂອງ oscillator (LO) ທ້ອງຖິ່ນໃນແອັບພລິເຄຊັນ RF ສ້າງຄວາມຖີ່ຫຼາຍຊ່ອງ.
2. ການປະມວນຜົນສັນຍານດິຈິຕອນ
Downsampling: ຫຼຸດອັດຕາການເກັບຕົວຢ່າງເພື່ອຫຼຸດປະລິມານຂໍ້ມູນ, ໃຊ້ຮ່ວມກັບການກັ່ນຕອງຕ້ານ aliasing.
3. ອຸປະກອນກໍານົດເວລາແລະເວລາ
ໃນໂມງດິຈິຕອລ ແລະເຄື່ອງຈັບເວລາອີເລັກໂທຣນິກ, ແກວ່ງໄປເຊຍກັນ (ເຊັ່ນ: 32.768kHz) ຖືກແບ່ງອອກເປັນ 1Hz ເພື່ອຂັບມືທີສອງ.
ຊັກຊ້າການກະຕຸ້ນຫຼືກໍານົດເວລາວຽກງານໃນການຄວບຄຸມອຸດສາຫະກໍາ.
4. ເຄື່ອງມືທົດສອບ ແລະ ວັດແທກ
ເຄື່ອງກໍາເນີດສັນຍານສ້າງສັນຍານການທົດສອບຄວາມຖີ່ຕ່ໍາຫຼືເຮັດຫນ້າທີ່ເປັນໂມດູນຕົວແບ່ງຄວາມຖີ່ຂອງການອ້າງອີງສໍາລັບເຄື່ອງວັດແທກຄວາມຖີ່.